判斷題

CONSTANT T2：std_logic <= ’0’;

答案：錯誤

你可能感興趣的試題

在結(jié)構(gòu)體中定義一個全局變量（VARIABLES），可以在所有進程中使用。

答案：錯誤

VHDL語言與計算機C語言的沒有差別。

答案：錯誤