電路如圖所示,試求出Z1、Z2、Z3的輸出邏輯表達(dá)式,并畫出在CP脈沖作用下,Q0、Q1、Z1、Z2、Z3的輸出波形。(設(shè)Q0、Q1的初態(tài)為0)


波形如圖所示:

用4位二進(jìn)制計(jì)數(shù)集成芯片CT74LS161采用兩種方法實(shí)現(xiàn)模值為10的計(jì)數(shù)器,要求畫出接線圖和全狀態(tài)轉(zhuǎn)換圖。(CT74LS161如圖所示,其LD端為同步置數(shù)端,CR為異步復(fù)位端)

接線如圖所示:

全狀態(tài)轉(zhuǎn)換圖如圖所示:

用如圖所示的8選1數(shù)據(jù)選擇器CT74LS151實(shí)現(xiàn)下列函數(shù)。
Y(A,B,C,D)=Σm(1,5,6,7,9,11,12,13,14)

