在下圖中,當(dāng)輸入電壓VI分別為0.3V時(shí),求輸入電流。
在圖所示TTL門(mén)電路中,已知門(mén)電路輸出的高電平UOH=3V,輸出的低電平UOL=0.3V,輸入A、B、C的波形如圖(b)所示,試畫(huà)出Y的波形圖。
畫(huà)出邏輯函數(shù)的實(shí)現(xiàn)電路。
邏輯電路圖如下圖所示