填空題

在VHDL中，用語句（）表示clock的上升沿。

答案： clock‟EVENT AND clock=‟1‟

你可能感興趣的試題

在VHDL的IEEE標準庫中，預(yù)定義的標準邏輯數(shù)據(jù)STD_LOGIC有（）種邏輯值。

答案： 9

在VHDL中，IF語句中至少應(yīng)有1個條件句，條件句必須由（）表達式構(gòu)成。

答案： BOOLEAN