A.只有當一個新的中斷的優(yōu)先級高于當前正在執(zhí)行的中斷處理的優(yōu)先級時,VIC才向內核提出中斷請求 B.NVIC可以進行中斷的嵌套,即高優(yōu)先級的中斷可以進入低優(yōu)先級中斷的處理過程中,待高優(yōu)先級中斷處理完成后才繼續(xù)執(zhí)行低優(yōu)先級中斷 C.目前基于ARM內核的嵌入式芯片中的中斷控制器僅支持向量中斷 D.基于ARM內核的嵌入式芯片中的中斷控制器掛在AMBA的系統(tǒng)總線上
A.電源管理及時鐘控制器 B.SPI C.GPIO D.UART
A.ARM處理芯片內部的定時計數(shù)組件中包含通用定時器(Timer) B.ARM處理芯片內部的定時計數(shù)組件中一般只包含一路脈沖寬度調制信號(PWM) C.ARM處理芯片內部的看門狗定時器(WDT)的主要功能是,當處理器進入錯誤狀態(tài)后的一定時間內可使處理器復位 D.ARM處理芯片內部的實時時鐘(RTC)可直接提供年月日時分秒,使應用系統(tǒng)具有自己獨立的日期和時間