填空題

對(duì)于時(shí)序邏輯電路來說，某時(shí)刻電路的輸出狀態(tài)不僅取決于該時(shí)刻的（），而且還取決電路的（），因此，時(shí)序邏輯電路具有（）性。

答案： 輸入信號(hào)；原有狀態(tài)；記憶
微信掃碼免費(fèi)搜題