假設(shè)加法器延時(shí)為1u.t.,乘法器延時(shí)為2u.t.,如圖所示電路的關(guān)鍵路徑的延時(shí)為()。
A.8B.7C.6D.5
A.不操作B.節(jié)點(diǎn)的每條輸入邊增加()延時(shí),同時(shí)節(jié)點(diǎn)的每條輸出邊減少()延時(shí)C.節(jié)點(diǎn)的每條輸入邊減少()延時(shí),同時(shí)節(jié)點(diǎn)的每條輸出邊增加()延時(shí)D.節(jié)點(diǎn)的每條輸入邊增加()延時(shí),同時(shí)節(jié)點(diǎn)的每條輸出邊增加()延時(shí)
A.重定時(shí)路徑的權(quán)重與中間節(jié)點(diǎn)的重定時(shí)值有關(guān)B.重定時(shí)會(huì)改變環(huán)路的總延時(shí)數(shù)C.重定時(shí)不改變DFG的迭代邊界D.所有節(jié)點(diǎn)重定時(shí)值都增加常數(shù)值j后,重定時(shí)映射G→Gr發(fā)生改變