單項選擇題

在Verilog HDL的設計模塊中，最常用的寄存器型變量是（）型變量。

A.reg
B.nets
C.reg或nets
D.integer

你可能感興趣的試題

單項選擇題

在Verilog HDL的并接操作運算中，已知A=8`b11010001，B=8`b10100010，則{A[3：0]，B[5：2]}的結果是（）。

A.8`b11010001
B.8`b101000010
C.8`b00011000
D.8`b11110000

單項選擇題

在Verilog HDL的并接操作運算中，用符號”<<”實現(xiàn)對操作數(shù)的（）操作。

A.邏輯右移
B.算術右移
C.邏輯左移
D.算術左移